Какво е чип DFT дизайн?

Дизайн за тестваемост (DFT)е ключова технология в дизайна на чипове, което означава дизайн за тестване. Отнася се до вмъкването на подходяща тестова логика в етапа на проектиране по време на производствения процес на чипа поради неизбежни производствени дефекти, като късо съединение на метални проводници, прекъсвания на веригата или необичайни допинг концентрации, които могат да доведат до повреди на логиката на веригата и повреди на системата на чипа, така че съответната логика на изпитване се вмъква в етапа на проектиране, за да се тества по време или след производствения процес, да се отсеят дефектните чипове и да се избегне навлизане на пазара или клиенти. С драматичното увеличаване на сложността на интегралните схеми и големия брой логически портове, как да се гарантира, че всеки чип работи правилно в производствения процес, се превърна във важна тема и DFT играе ключова роля в този контекст.

Необходимостта от тестване

Тестването на чипове е дапреценете дали чипът има грешки, като приложите известен възбуждащ сигнал към входа на чипа и наблюдавате реакцията на изхода. Тестването се разделя главно на производствени тестове и функционални тестове: производствените тестове се провеждат преди чипът да напусне фабриката за скрининг на скрап пластини поради дефекти в процеса, включително тестване на пластини и тестване на опаковката; Функционалното тестване гарантира коректността на чипа в-приложения от реалния свят, като потвърждава, че дизайнът на чипа е 100% правилен чрез проверка на случая на употреба.

Въпреки това, с навлизането на нанотехнологиите, процесът на производство на чипове става все по-сложен и плътността на транзисторите се увеличава, което води до повишена вероятност от късо съединение или прекъсване на веригата и възможността за повреда на чипа значително се увеличава. Разходите за тестване могат да достигнат повече от 50% от производствените разходи.

Различни физически дефекти могат да възникнат по време на производствения процес, като свързване или прекъсване на връзките, късо съединение на гейт кислород в CMOS транзистори, грешки на литографията на маската и дефекти на силициевата пластина, които могат да доведат до електрически повреди и в крайна сметка до повреда на чипа. В критични приложения, като медицински устройства, автомобилна електроника или космическа техника, повредата на чипа може да има сериозни последствия, така че тестването се извършва при екстремни условия.

Разходите за тестване следват десетократен принцип, нараствайки от ниво чип през ниво платка до системно ниво, така че ранното откриване на дефекти може значително да намали загубите. DFT оптимизира процеса на производство на чипове чрез добавяне на възможности за тестване към фазата на проектиране, за да направи тестването осъществимо и разходо{1}}ефективно, позволявайки контрол на качеството и наблюдение на производствения капацитет.

Основни принципи и концепции на DFT

В основата си DFT подобрява контролируемостта и наблюдаемостта на чипа. Управляемостта се отнася до способността за прилагане на тестово възбуждане към вътрешния логически възел, който трябва да бъде тестван чрез външен входен сигнал, така че да му бъде присвоена всяка желана стойност; Наблюдаемостта се отнася до способността да се наблюдават стойностите на реакцията на вътрешните възли чрез външни изходни портове, което улеснява наблюдението и сравнението. Тези две характеристики позволяват на процеса на тестване да покрие напълно вътрешната логика на чипа, без да се притеснявате за действителната функция на чипа, намалявайки сложността на теста и подобрявайки гъвкавостта на методите за проектиране.

Дефектите могат да доведат до неуспехи в производството на чипове, които са електрически прояви на дефекти, а често срещаните модели на неизправности включват фиксирани неизправности (като късо съединение на щифтови портове към захранване или заземяване), неизправности при изключване и неизправности при забавяне на пътя (като бавно нарастване и спадане на портове на затвора) и неизправности от типа на тока на покой (причиняващи голямо изтичане на ток на покой). Ако повреда може да се разпространи в обратна посока и да бъде наблюдавана, карайки чипа да не се държи според очакванията, това се нарича повреда. Не всички повреди причиняват повреди, само тези, които засягат функционалността, причиняват проблеми.

Основни DFT технологии и методи

Тестването на сканиране е често срещан метод за DFT чрез замяна на нормалните регистри с регистри за сканиране и обединяването им във верига за сканиране. В тестов режим изпълнете операцията за преместване-за преместване на тестовите данни във вътрешния регистър през веригата за сканиране и използвайте часовника с ниска-честота, за да осигурите точност. След това се извършва операцията по улавяне, данните се улавят на функционалната тактова честота и часовникът с ниска-скорост (10~50MHz) се използва за фиксирани повреди, а тактовата честота на системната функция (10MHz~GHz) се използва за изключващи или забавени повреди. Накрая, заснетите данни се преместват за анализ чрез операцията за преместване-out.

Вграден-само-тест (BIST)насочва към модули памет, като SRAM и DRAM, чрез вмъкване на специфична тестова логика, вътрешно генериране на тестови вектори и сравняване на резултатите, откриване на физически дефекти като късо съединение и прекъсване на веригата, без необходимост от външно тестово оборудване.

Гранично сканиранесе използва за проверка на свързаността на щифта на чипа, позволявайки IO тестване и тестване-на ниво платка чрез вмъкване и верижно сканиране на тестови единици за всеки вход и изход на IO порта.

Автоматично генериране на тестови вектори (ATPG)автоматично генерира тестови вектори чрез софтуер и се прилага при производствени тестове, за да се оцени качеството на чиповете чрез сравняване на действителния резултат с очаквания резултат.

Заедно тези технологии решават проблема с тестването на синхронизационните вериги и преобразуват трудни-за-тестване синхронизиращи вериги в лесни-за-тестване комбинирани вериги. Процесът на тестване включва прилагане на тестов вектор към изпитваната верига и след това сравняване на изходния отговор с очаквания отговор.

0010-20132 6" Трансферен блок на ножа

Приложения на DFT:

DFT технологията се използва широко в различни видове чипове, като процесори, памет и специализирани чипове. Например DSP чиповете за контрол в реално-време на Zhongke Benyuan интегрират вериги за сканиране, BIST и гранично сканиране с цялостна DFT архитектура, осигурявайки висока надеждност и стабилност в области с висок-риск, като промишлен контрол, автомобилна електроника и космическото пространство. Дизайнът на DFT подобрява ефективността на тестването, намалява разходите и времето за тестване на производството и повишава устойчивостта на чипа към смущения в тежки среди като висока температура, висока влажност и силни електромагнитни смущения. Той също така поддържа пълното управление на жизнения цикъл на чипа, осигурявайки постоянна производителност от проектирането и производството до приложенията на място.

Дизайнът за тестване играе решаваща роля в производството и валидирането на чипове. Чрез разумен дизайн, DFT значително подобрява ефективността и точността на тестването, като гарантира, че всеки чип може да работи стабилно и надеждно. С непрекъснатото развитие на технологията за чипове, технологията за тестване също ще напредне и DFT ще придружава стабилното развитие на индустрията за чипове.